

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-089303

(43)Date of publication of application : 09.04.1993

(51)Int.Cl. G06K 19/07
G06F 3/08
G06K 17/00
G11C 7/00

(21)Application number : 03-021080 (71)Applicant : TOPPAN PRINTING CO LTD

(22)Date of filing : 14.02.1991 (72)Inventor : HIRANO SEIJI



TAKAHASHI MASASHI
YORIMOTO GIICHI

(54) IC CARD

(57)Abstract:

PURPOSE: To easily deal with even the application of a different address system by providing attribute information for identifying the address system for every address space, and controlling output by a control means in conformity to the address system corresponding to the attribute information.

CONSTITUTION: The address space defined for every storage area divided into one or more parts is provided, and every address space is provided with the attribute information (b) to identify the address system. In regard to an IC card for instance, three route directories RT1 to RT3 are constituted under a system directory SD, and file control is executed. The directories TR1 to TR3 are an area where the file of a physical system is controlled, the area where the file of a logical address system is controlled, and the area where the file of a record control system is controlled respectively. Then, in the case that an application side accesses the storage means (a), the control means (c) mounted on the IC card controls input/output in conformity to the address system corresponding to the attribute information (b).



(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-89303

(43)公開日 平成5年(1993)4月9日

(51)Int.Cl. ⁵	識別記号	序内整理番号	F I	技術表示箇所
G 0 6 K 19/07				
G 0 6 F 3/08	C	7165-5B		
G 0 6 K 17/00	D	8623-5L		
G 1 1 C 7/00	3 1 5	7323-5L		
		8623-5L	G 0 6 K 19/00	N
			審査請求 未請求 請求項の数1(全15頁)	

(21)出願番号 特願平3-21080

(22)出願日 平成3年(1991)2月14日


(71)出願人 000003193
凸版印刷株式会社
東京都台東区台東1丁目5番1号
(72)発明者 平野 誠治
東京都台東区台東一丁目5番1号 凸版印
刷株式会社内
(72)発明者 高橋 正志
東京都台東区台東一丁目5番1号 凸版印
刷株式会社内
(72)発明者 寄本 義一
東京都台東区台東一丁目5番1号 凸版印
刷株式会社内
(74)代理人 弁理士 志賀 正武 (外2名)

(54)【発明の名称】 ICカード

(57)【要約】

【目的】 アドレス方式が異なるアプリケーションに対しても容易に対応することができるICカードを実現する。

【構成】 ICカードの記憶手段を少なくとも1つ以上に分割し、この分割された記憶領域毎にアドレス空間を定義する。そして、このアドレス空間毎に各種アドレス方式を識別するための属性情報を設ける。アプリケーション側がこの記憶手段にアクセスする際には、ICカードに搭載された制御手段が前記属性情報に対応したアドレス方式に従って入出力制御を行う。



1

2

【特許請求の範囲】

【請求項1】少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、前記アドレス空間毎にアドレス方式を識別する属性情報を設けた記憶手段と、

前記属性情報に対応したアドレス方式で入出力制御する制御手段とを具備することを特徴とするICカード。

【発明の詳細な説明】

【産業上の利用分野】この発明は、記憶領域でのアドレス方式が異なるアプリケーションを利用可能とするICカードに関する。

【0001】

【従来の技術】周知のように、近年、いわゆるICカードと総称するカードが多方面に採用されており、例えばバンクカード、IDカード、クレジットカード等にCPU、メモリを内蔵したICカードや、電子手帳または携帯型のパーソナルコンピュータ等の外部記憶装置として単にデータを記憶するメモリだけを搭載したICメモリカードが使われている。

【0002】この種のカードに搭載される記憶手段としては、ROM、E²PROM等の不揮発性メモリ、或いはDRAM、SRAM等の揮発性メモリが用いられている。特に、CPU、メモリを内蔵したICカードでは、1チップ上に両者を組込形成したマイクロプロセッサが多用されている。このようなICカードは、カードリーダライタを介してデータの授受を行うものであり、それぞれICカードのメモリへのアクセスは、内蔵のCPUにより行われ、メモリカードのメモリへのアクセスは、端末側のCPUにより行われるようになっている。

【0003】このアクセスの際には、所定のメモリアドレス方式に応じたデータの読み出しおよび書き込みがなされる。このアドレス方式には、論理アドレス方式、物理アドレス方式およびレコード管理方式がある。まず、この論理アドレス方式とは、メモリを管理するソフトウェアにおいて定義された相対アドレスによって、当該メモリのアドレス空間を規定し、この相対アドレスに基づいて所定の記憶エリアにアクセスするようにした方式である。なお、この相対アドレスは、所定の変換テーブルにより実際のメモリアドレス（絶対アドレス）に変換される。物理アドレス方式とは、上記絶対アドレスでアドレス空間を規定し、この絶対アドレスに基づいて所定の記憶エリアにアクセスする方式である。レコード管理方式とは、メモリ上の記憶エリアを所定データ長毎のレコードに区分し、区分したレコードを識別するレコード番号またはレコードポインタを用いて記憶エリアを管理する方式である。故に、データの授受を行う場合には、適用されるカードのアドレス方式に準拠したアプリケーションを具備し、それに基づいてデータの読み出し、書き込みとを行うよう構成されている。

【0004】

【発明が解決しようとする課題】ところで、従来のICカードにおいては、上述した各種アドレス方式のいずれかによってメモリの記憶エリアが管理されており、これら各アドレス方式に対応するアプリケーションが種々混在した状況下にある。したがって、ICカードを異なるアドレス方式のアプリケーションに対応させるためには、これらアドレス方式を個々に管理するマイクロチップをカード内に具備しなければならないが、こうした場合、該カードのコスト上昇などの様々な不都合を招致する。このため、現実的には、ICカードのアドレス方式に対応したアプリケーションでなければ、カードのデータにアクセスすることができないという欠点があった。この発明は上述した事情に鑑みてなされたもので、アドレス方式が異なるアプリケーションに容易に対応することができるICカードを提供することを目的としている。

【0005】

【課題を解決するための手段】この発明は、図1に示すように、少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、前記アドレス空間毎にアドレス方式を識別する属性情報bを設けた記憶手段aと、前記属性情報bに対応したアドレス方式で入出力制御する制御手段cとを具備することを特徴としている。

【0006】

【作用】上記構成によれば、記憶手段aには、少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、このアドレス空間毎にアドレス方式を識別する属性情報bが設けられ、制御手段cが前記属性情報bに対応したアドレス方式に従って入出力制御を行う。これにより、アドレス方式が異なるアプリケーションに対応可能となる。

【0007】

【実施例】以下、図面を参照してこの発明の実施例について説明する。

A. 実施例の構成

図2は、この発明による一実施例の構成を示すブロック図である。この図に示すように、ICカード11は、カードリーダライタ21との間でコマンド、データの送受信を行うI/O12と、これらのコマンド処理、あるいはデータ処理のプログラムやデータなどが格納されるEEPROM13と、データ通信の制御およびこれらのプログラムに基づいてのデータ処理を行うCPU14と、このCPU14のワークエリアとして用いられるRAM15とを具備してなる。

【0008】また、このICカード11との間でデータの授受を行うカードリーダライタ21は、I/O21と、ROM23と、CPU24と、RAM25とから構成されている。なお、このカードリーダライタ21は、通信回線を介し、ホストコンピュータ側とデータ通信できるようになっている。

50 【0009】このICカード11において、EEPROM

M 1 3 の記憶エリアは、システム情報を格納しておくシステム領域と、ユーザ情報を格納しておくユーザ領域とに分れており、さらに、図 3 に示すファイル構造となっている。図 3 に示すように、この IC カード 1 1 は、システムディレクトリ SD の下に 3 つのルートディレクトリ RT 1 ~ RT 3 を構成しており、これらによってファイル管理がなされている。ここで、ディレクトリ RT 1 は前述した物理アドレス方式のファイルが管理される領域、ディレクトリ RT 2 は前述した論理アドレス方式のファイルが管理される領域、また、ディレクトリ RT 3 は前述したレコード管理方式のファイルが管理される領域である。このように、この実施例による IC カードは、メモリの所定エリアが 3 分割され、それぞれ各アドレス方式により管理されるように構成されている。なお、この IC カードには、CPU が具備され、これにより各アドレス方式のファイル管理がなされるように構成されている。

【0010】これらディレクトリ RT 1 ~ RT 3 は、それぞれ図 4 に示すフォーマットでアドレス管理情報が登録されている。すなわち、図 4 (イ) は物理アドレス方式の管理フォーマット、図 4 (ロ) は論理アドレス方式の管理フォーマットを示し、図 4 (ハ) はレコード管理方式の管理フォーマットを示している。この図において、F 1 ~ F n は、上記の各フォーマットを形成する所定バイト長のフレームである。例えば、F 1 はファイル名が登録される 8 バイト長のフレーム、F 2 は上述したアドレス方式を識別するための格納形式が登録される 1 バイト長のフレームである。また、F 3 はフレーム F 1 に定義されたファイル名の先頭アドレスが登録されるフレームである。なお、F n はブロックチェックコードであり、このアドレス管理情報をチェックする際に用いられる。

【0011】図 5 は、上記フレーム F 2 の記述形式を示す図である。この図に示すように、1 バイト中の下位 3 ビットでアドレス方式を識別するようになっている。このフレーム F 2 において、例えば、下位 3 ビットが「0 0 1」の場合には物理アドレス方式、「0 1 0」の場合には論理アドレス方式、「1 0 0」の場合にはレコード管理方式を各々表わす。そして、この下位 3 ビットが物理アドレス方式を表わしている時には、図 4 (イ) のフレーム F 4, F 5, F 6 はいずれも未使用となる。一方、下位 3 ビットが論理アドレス方式を表わしている場合、図 4 (ロ) のフレーム F 5 には、アドレスポインタが登録されると共に、フレーム F 6 にエリアサイズが登録される。このアドレスポインタとは、論理アドレスを絶対(物理)アドレスに変換する際に用いられる変換テーブルの入力番地を指し示すものである。さらに、下位 3 ビットがレコード管理方式を表わしている場合、図 4 (ハ) のフレーム F 4 には、格納レコード数が登録され、かつ、フレーム F 5 に次レコード番号、フレーム F 50

6 にレコードサイズがそれぞれ登録される。

【0012】B. 実施例の動作

次に、上記構成による IC カード 1 1 にアクセスする場合の動作について図 6 ~ 図 20 を参照し、説明する。なお、この動作説明においては、IC カード 1 1 がカードリーダライタ 2 1 にセットされ、該カードリーダライタ 2 1 により所定のファイルがアクセスされるものとする。まず、カードリーダライタ 2 1 に IC カード 1 1 がセットされると、該カード内部に搭載された CPU 1 4 が起動する。これにより、図 6 に示すメインルーチンが開始し、ステップ Sa 1 に進む。ステップ Sa 1 では、イニシャライズが行われ、この結果、各種内部レジスタなどがリセットされた後、カードリーダライタ 2 1 側に對して ATR 情報(リセットした旨を表わす情報)が 출력される。次に、ステップ Sa 2 に進むと、CPU はカードリーダライタ側からコマンドを受けるまで待機状態となる。ここで、カードリーダライタ側から後述する各種コマンドを受けると、ステップ Sa 2 の判断結果が「YES」となり、次のステップ Sa 3 に進む。ステップ Sa 3 では、受けたコマンドに応じたコマンド処理ルーチンが実行される。そして、ステップ Sa 4 では、このコマンド処理ルーチンの実行結果を所定のフォーマットに基づくレスポンスデータとしてカードリーダライタ側へ送出する。そして、以後、上述したステップ Sa 2 ~ Sa 4 を繰り返す動作となる。

【0013】以下では、このようなステップ Sa 2 ~ Sa 4 の動作において、前述した各アドレス方式のファイルにアクセスする場合について詳述する。

① 所定のファイルを開く場合の動作

この場合、カードリーダライタ 2 1 側から IC カード 1 1 へオープンコマンドが供給される。なお、このオープンコマンドのコマンドフォーマットは図 8 (イ) に示す通りである。このようなオープンコマンドが供給されると、前述したメインルーチンにおけるステップ Sa 2 の判断結果が「YES」となり、ステップ Sa 3 に進む。これにより、図 7 に示すオープンコマンド処理ルーチンが起動され、ステップ Sb 1 に進む。ステップ Sb 1 では、ステータスデータ STS 1 を「0」とし、次のステップ Sb 2 へ進む。ここで、ステータスデータ STS 1 とは、コマンド処理ルーチンにおけるエラーの有無を表わすデータである。ステップ Sb 2 では、上記オープンコマンドに付与されるファイル名 FN に基づいて、前述のルートディレクトリ RT 1 ~ RT 3 をサーチする。そして、ステップ Sb 3 では、サーチした結果、ファイル名 FN に該当するファイルが存在しているか否かを判断する。ここで、ファイル名 FN に該当するファイルが存在する場合には、判断結果が「YES」となり、次のステップ Sb 4 へ進む。ステップ Sb 4 では、ファイルが存在するディレクトリのフレーム F 3 にファイルの先頭アドレスをセットする。次いで、ステップ Sb 5 では、

このディレクトリのアドレス管理情報を読み出し、このルーチンを終了する。

【0014】一方、上述したステップS b 3の判断結果が「NO」の場合、すなわち、オープンコマンドに付与されたファイル名FNに該当するファイルが存在しない場合には、ステップS b 6に進む。ステップS b 6では、ステイタスデータSTS 1に「4」を加算し、このルーチンを終了する。そして、CPU 14の処理は、このオープンコマンド処理ルーチンからメインルーチンに戻り、レスポンス送信処理（ステップS a 4）が行われる。この場合のレスポンス送信処理では、図8（口）に示すフォーマットのレスポンスデータがICカード11からカードリーダライタ21側へ送出される。ここで、ステイタスデータSTS 1が「4」であると、カードリーダライタ21側は該当するファイルが存在しない旨のエラー表示を行う。

【0015】②物理アドレス方式のファイルにアクセスする場合の動作

上述したオープンコマンド処理によって開かれたファイルが物理アドレス方式で管理されている場合には、以下に示す読み出し動作および書き込み動作が行われる。

a. 読み出し動作

この読み出し動作では、カードリーダライタ21側からICカード11へ図10（イ）に示すフォーマットの読み出しコマンドが供給される。このような読み出しコマンドが供給されると、図9に示す読み出しコマンド処理ルーチンが起動され、CPU 14の処理がステップS c 1に進む。ステップS c 1では、ステイタスデータSTS 1を「0」とし、次のステップS c 2へ進む。ステップS c 2では、ディレクトリRT 1のフレームF 2が物理アドレスを表わす格納形式であるか否かを判断する。そして、フレームF 2の下位3ビットが「001」である場合には、この判断結果が「YES」となり、ステップS c 3に進む。ステップS c 3では、読み出しコマンドに付与されたアドレスRAを読み取り、これを内部レジスタにセットする。次に、ステップS c 4では、このアドレスRAから順次ファイルのデータを読み出す。この読み出しの際には、読み出しコマンドに含まれるデータ長LEN（図10（イ）参照）を読み出し単位としている。次いで、ステップS c 5では、データ長LEN毎の読み出しにおいて、アドレスエラーがあるか否かを判断する。そして、エラーが無い場合には、ステップS c 6に進み、読み出したデータを図示していない出力バッファにセットし、このルーチンを終了する。

【0016】一方、上述したステップS c 2の判断結果が「NO」の場合、すなわち、このファイルが物理アドレス方式でない場合には、ステップS c 7に進み、ステイタスデータSTS 1に「1」を加算する。また、読み出し時にアドレスエラーがあった場合には、ステップS c 5の判断結果が「NO」となり、ステップS c 8に進

み、このステイタスデータSTS 1に更に「1」を加算する。そして、CPU 14の処理がメインルーチンのレスポンス送信処理（ステップS a 4）に移行すると、図10（口）に示すフォーマットによるレスポンスデータがICカード11側からカードリーダライタ21側へ送出される。この結果、読み出しデータがカードリーダライタ21側に受取られることになる。なお、このレスポンスデータにおけるステイタスデータSTS 1が「2」の場合、カードリーダライタ21側は、上述した読み出しへコマンド処理にエラーがあったとしてエラー表示を行う。

【0017】b. 書込み動作

この書き込み動作では、カードリーダライタ21側からICカード11へ図12（イ）に示すフォーマットの書き込みコマンドが供給される。このような書き込みコマンドが供給されると、図11に示す書き込みコマンド処理ルーチンが起動され、ステップS d 1に進む。ステップS d 1では、ステイタスデータSTS 1を「0」とし、次のステップS d 2へ進む。ステップS d 2では、ディレクトリRT 1のフレームF 2が物理アドレスを表わす格納形式であるか否かを判断する。そして、フレームF 2の下位3ビットが「001」である場合には、この判断結果が「YES」となり、ステップS d 3に進む。ステップS d 3では、書き込みコマンドに付与された書き込みアドレスWAを読み取り、これを内部レジスタにセットする。次に、ステップS d 4では、オープンしたファイルの書き込み領域が不足しているか否かを判断する。そして、書き込み領域が不足していない場合には、ここでの判断結果が「NO」になり、次のステップS d 5に進む。ステップS c 5では、書き込みアドレスWAから順次、書き込みコマンドに付与された書き込みデータWDの書き込みが行われ、このルーチンを終了する。

【0018】一方、上述したステップS d 2の判断結果が「NO」の場合、すなわち、このファイルが物理アドレス方式でない場合には、ステップS d 6に進み、ステイタスデータSTS 1に「2」を加算する。また、ファイルの書き込み領域が不足している場合には、ステップS d 4の判断結果が「YES」となり、ステップS d 7に進み、このステイタスデータSTS 1に更に「1」を加算する。そして、CPUの処理がメインルーチンのレスポンス送信処理（ステップS a 4）に移行すると、図12（口）に示すフォーマットのレスポンスデータがICカード11からカードリーダライタ21側へ送出される。ここで、このレスポンスデータのステイタスデータSTS 1が「3」の場合、カードリーダライタ21側は上述した書き込みコマンド処理にエラーがあったとしてエラー表示を行う。

【0019】③論理アドレス方式のファイルにアクセスする場合の動作

前述したオープンコマンド処理によって開かれたファイル

ルが論理アドレス方式で管理されている場合には、以下に示す読み出し動作および書き込み動作が行われる。

a. 読み出し動作

この読み出し動作では、カードリーダライタ側から I C カードへ図 15 (イ) に示すフォーマットの読み出しコマンドが供給される。このような読み出しコマンドが供給されると、図 13 に示す読み出しコマンド処理ルーチンが起動され、CPU14 の処理がステップ S e 1 に進む。ステップ S e 1 では、ステータスデータ STS 1 を「0」とし、次のステップ S e 2 へ進む。ステップ S e 2 では、ディレクトリ RT 2 のフレーム F 2 が論理アドレスを表わす格納形式で記述されているか否かを判断する。そして、このフレーム F 2 の下位 3 ビットが「010」である場合には、この判断結果が「YES」となり、ステップ S e 3 に進む。ステップ S e 3 では、オープンしたファイルの先頭アドレスをセットする。次に、ステップ S e 4 では、フレーム F 5 に登録されるアドレスポインタの値を内部レジスタにセットする。

【0020】次いで、ステップ S e 5 では、セットされた先頭アドレスを前記アドレスポインタに応じて絶対アドレスに変換し、この絶対アドレスから順次、ファイルのデータを読み出す。この読み出しの際には、読み出しコマンドに含まれるデータ長 LEN (図 15 (イ) 参照) を読み出し単位としている。次に、ステップ S e 6 では、読み出し時にファイル終端を表わす EOF コードを検出したか否かが判断される。ここで、この EOF コードが検出されない場合には、ファイル終端ではないので、EOF エラーとはならず、この判断結果は「NO」となり、次のステップ S e 7 に進む。そして、ステップ S e 7 では、読み出したデータを図示していない出力バッファにセットする。続いて、ステップ S e 8 では、読み出し完了後の論理アドレスを示すように、前述したフレーム F 3 のアドレスポインタを更新し、このルーチンを終了する。

【0021】一方、上述したステップ S e 2 の判断結果が「NO」の場合、すなわち、このファイルが論理アドレス方式でない場合には、ステップ S e 9 に進み、ステータスデータ STS 1 に「1」を加算する。また、読み出し時にファイル終端となってしまい、EOF エラーが発生した場合には、上述したステップ S e 6 の判断結果が「YES」となってステップ S e 10 に進み、このステータスデータ STS 1 に更に「1」を加算する。そして、CPU14 の処理が前述したメインルーチンのレスポンス送信処理 (ステップ S a 4) に移行すると、図 15 (ロ) に示すフォーマットによるレスポンスデータが I C カード 11 からカードリーダライタ 21 側へ送出される。これにより、読み出しデータがカードリーダライタ 21 側に受取られることになる。一方、このレスポンスデータのステータスデータ STS 1 が「2」の場合、カードリーダライタ 21 側は、上述した読み出しコマン

ド処理にエラーがあったとしてエラー表示を行う。

【0022】b. 書込み動作

この書き込み動作では、カードリーダライタ側から I C カードへ図 16 (イ) に示すフォーマットの書き込みコマンドが供給される。このような書き込みコマンドが供給されると、図 14 に示す書き込みコマンド処理ルーチンが起動され、ステップ S f 1 に進む。ステップ S f 1 では、ステータスデータ STS 1 を「0」とし、次のステップ S f 2 へ進む。ステップ S f 2 では、ディレクトリ RT 2 のフレーム F 2 が論理アドレスを表わす格納形式であるか否かを判断する。そして、フレーム F 2 の下位 3 ビットが「010」である場合には、この判断結果が「YES」となり、ステップ S f 3 に進む。ステップ S f 3 では、オープンしたファイルの先頭アドレスをセットし、続いて、ステップ S f 4 では、ディレクトリ RT 2 のフレーム F 5 に登録されるアドレスポインタの値を参照し、この値を内部レジスタにセットする。

【0023】次に、ステップ S f 5 では、ファイルの書き込み領域が不足しているか否かを判断する。そして、書き込み領域が不足していない場合には、ここでの判断結果が「NO」になり、次のステップ S f 6 に進む。ステップ S f 6 では、セットされた先頭アドレスを前記アドレスポインタに応じて絶対アドレスに変換し、この絶対アドレスから順次、書き込みコマンドに付与された書き込みデータ WD の書き込みを行う。次いで、ステップ S f 7 では、書き込み完了後の論理アドレスを示すように、前述したフレーム F 3 のアドレスポインタを更新し、このルーチンを終了する。一方、上述したステップ S f 2 の判断結果が「NO」の場合、すなわち、このファイルが論理アドレス方式でない場合には、ステップ S f 8 に進み、ステータスデータ STS 1 に「2」を加算する。また、ファイルの書き込み領域が不足している場合には、ステップ S f 5 の判断結果が「YES」となってステップ S f 9 に進み、このステータスデータ STS 1 に更に「1」を加算する。

【0024】そして、CPU14 の処理が前述したメインルーチンのレスポンス送信処理 (ステップ S a 4) に移行すると、図 16 (ロ) に示すフォーマットのレスポンスデータが I C カード 11 側からカードリーダライタ 21 側へ送出される。ここで、このレスポンスデータのステータスデータ STS 1 が「3」の場合、カードリーダライタ 21 側は、上述した書き込みコマンド処理にエラーがあったとしてエラー表示を行う。

【0025】④レコード管理方式のファイルにアクセスする場合の動作

前述したオープンコマンド処理によって開かれたファイルがレコード管理方式で管理されている場合には、以下に示す読み出し動作および書き込み動作が行われる。

a. 読み出し動作

この読み出し動作では、カードリーダライタ側から I C

カードへ図19(イ)に示すフォーマットの読み出しコマンドが供給される。なお、このフォーマットにおけるレコード番号Nは、読み出すレコードの番号を指定するものである。このレコード番号Nが「0」である時は、次のレコード番号を指し、通常は、読み出しするレコード番号を1~255の範囲で表わす。このような読み出しコマンドが供給されると、図17に示す読み出しコマンド処理ルーチンが起動され、ステップSg1に進む。ステップSg1では、ステータスデータSTS1を「0」とし、次のステップSg2へ進む。ステップSg2では、ディレクトリRT3のフレームF2がレコード管理を表わす格納形式で記述されているか否かを判断する。そして、このフレームF2の下位3ビットが「100」である場合には、この判断結果が「YES」となり、ステップSg3に進む。ステップSg3では、オープンしたファイルにおけるレコードの先頭アドレスをフレームF3から読み出す。そして、ステップSg4では、上記レコード番号Nが「0」であるか否かを判断する。ここで、レコード番号Nが「0」でない場合には、判断結果が「NO」になり、次のステップSg6に進む。一方、レコード番号Nが「0」であると、この判断結果が「YES」となり、ステップSg5に進む。ステップSg5では、フレームF5に登録された次レコード番号を読み取り、これを内部レジスタにセットする。

【0026】次に、ステップSg6では、フレームF4から読み出した格納レコード数が、読み出しを行うレコード番号N以上であるか否か、つまり、読み出しするレコード番号Nが妥当な値であるかどうかを判断する。ここで、このレコード番号が妥当な値である場合には、判断結果が「YES」となり、次のステップSg7に進む。ステップSg7では、フレームF6のレコードサイズを読み取り、このレコードサイズと、レコード番号Nおよび先頭アドレスとから、読み出しを開始すべき絶対アドレスを求める。すなわち、レコードサイズと次レコード番号(N-1)とを乗じ、この結果を先頭アドレスに加算する処理がなされる。そして、ステップSg8では、こうした処理により求められた絶対アドレスから順次、レコードのデータを読み出す。次いで、ステップSg9では、この読み出したデータを図示していない出力バッファにセットし、このルーチンを終了する。

【0027】一方、上述したステップSg2の判断結果が「NO」の場合、すなわち、このファイルがレコード管理方式によらない場合には、ステップSg10に進み、ステータスデータSTS1に「2」を加算する。また、読み出しレコード番号が格納レコード数より小さく、不正なものである時には、上述したステップSg6の判断結果が「NO」となってステップSg11に進み、このステータスデータSTS1に更に「1」が加算される。そして、CPU14の処理が前述したメインルーチンのレスポンス送信処理(ステップSa4)に移行

すると、図19(ロ)に示すフォーマットによるレスポンスデータがICカード11からカードリーダライタ21側へ送出される。これにより、読み出したデータがカードリーダライタ21側に受取られることになる。ところで、このレスポンスデータのステータスデータSTS1が「3」となった場合、カードリーダライタ21は、上述した読み出しコマンド処理にエラーがあったとしてエラー表示を行う。

【0028】b. 書込み動作

この書き込み動作では、カードリーダライタ側からICカードへ図20(イ)に示すフォーマットの書き込みコマンドが供給される。なお、このフォーマットにおけるレコード番号Nは、書き込みを行うレコード番号を指定するものである。このような書き込みコマンドが供給されると、図18に示す書き込みコマンド処理ルーチンが起動され、ステップSj1に進む。まず、ステップSj1では、ステータスデータSTS1を「0」とし、次のステップSj2へ進む。ステップSj2では、ディレクトリRT3のフレームF2がレコード管理を表わす格納形式で記述されているか否かを判断する。そして、このフレームF2の下位3ビットが「100」である場合には、この判断結果が「YES」となり、ステップSj3に進む。ステップSj3では、オープンしたファイルにおけるレコードの先頭アドレスをフレームF3から読み出し、これを内部レジスタにセットする。次いで、ステップSj4では、書き込みコマンドに付与されたレコード番号Nが「0」であるか否かを判断する。ここで、レコード番号Nが「0」でない場合には、判断結果が「NO」になり、次のステップSg6に進む。一方、レコード番号Nが「0」であると、この判断結果が「YES」となり、ステップSj5に進む。ステップSj5では、フレームF5に登録されたレコード番号より1大きい次のレコード番号を内部レジスタにセットし、次のステップSj6に進む。

【0029】ステップSj6では、フレームF4から読み出した格納レコード数が、書き込みを行うレコード番号N以上であるか否か、すなわち、書き込みを行うレコード番号Nが妥当な値であるかどうかを判断する。ここで、このレコード番号が妥当な値である場合には、判断結果が「YES」となり、次のステップSj7に進む。ステップSj7では、フレームF6に登録されたレコードサイズを読み取り、このレコードサイズと、レコード番号Nおよび先頭アドレスとから、書き込みを開始する絶対アドレスを求める。すなわち、レコードサイズと次レコード番号(N-1)とを乗じ、この結果を先頭アドレスに加算する処理がなされる。そして、ステップSj8では、こうした処理により求められた絶対アドレスから順次、書き込みコマンドに付与された書き込みデータWDを書き込む。次いで、ステップSj9では、フレームF4に登録される格納レコード数を1インクリメントし、このル

ーチンを終了する。

【0030】ところで、上述したステップS j 6において、書き込みを行うレコード番号Nが不正な値であると、判断結果が「NO」となり、ステップS j 10に進む。ステップS j 10では、フレームF 6に登録されたレコードサイズに基づき、ファイル中にレコードエリアを確保する。次いで、ステップS j 11では、このレコードエリアを確保する際に、書き込み領域が不足しているか否かを判断する。ここで、書き込み領域が足りた場合には、この判断結果が「NO」となり、次のステップS j 12に進む。ステップS j 12では、書き込みを行うレコード番号として、現在のレコード番号を1インクリメントし、上記ステップS j 7に進む。これにより、新たなレコードに書き込みが行われることになる。

【0031】一方、上述したステップS j 2の判断結果が「NO」の場合、すなわち、このファイルがレコード管理方式によらない場合には、ステップS j 13に進み、ステータスデータSTS 1に「1」を加算する。また、レコードエリアを拡張する際に、書き込み領域が不足した時には、上記ステップS j 11の判断結果が「YES」となってステップS j 14に進み、このステータスデータSTS 1に更に「2」を加算する。そして、CPU 14の処理が前述したメインルーチンのレスポンス送信処理（ステップS a 4）に移行すると、図20（口）に示すフォーマットによるレスポンスデータがICカード11からカードリーダライタ21側へ送出される。ところで、このレスポンスデータのステータスデータSTS 1が「3」となった場合、カードリーダライタ21は、上述した読み出しコマンド処理にエラーがあったとしてエラー表示を行う。

【0032】このように、上述した実施例にあっては、各アドレス方式に対応させたファイルをICカードに具備させると共に、各アドレス方式に応じた読み出しコマンドおよび書き込みコマンドを実行することができるので、どのようなカードリーダライタのアプリケーションにも対応可能になっている。

【0033】

【発明の効果】以上説明したように、この発明によれば、記憶手段には、少なくとも1つ以上に分割された記憶領域毎に定義されたアドレス空間を有し、このアドレス空間毎にアドレス方式を識別する属性情報が設けられ、制御手段が前記属性情報に対応したアドレス方式に従って入出力制御を行うので、アドレス方式が異なるアプリケーションに容易に対応することができる。

【図面の簡単な説明】

【図1】この発明の構成を示す機能ブロック図。

【図2】この発明の一実施例の構成を示すブロック図。

【図3】同実施例におけるファイル構造を示す図。

【図4】同実施例におけるディレクトリRT 1～RT 3のフォーマットを示す図。

【図5】同実施例におけるフレームF 2の格納形式の一例を示す図。

【図6】同実施例におけるメインルーチンを示すフローチャート。

【図7】同実施例におけるオープンコマンド処理ルーチンを示すフローチャート。

【図8】同実施例におけるオープンコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図9】同実施例における物理アドレス方式の読み出しコマンド処理ルーチンを示すフローチャート。

【図10】同実施例における物理アドレス方式時の読み出しコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図11】同実施例における物理アドレス方式の書き込みコマンド処理ルーチンを示すフローチャート。

【図12】同実施例における物理アドレス方式時の書き込みコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図13】同実施例における論理アドレス方式の読み出しコマンド処理ルーチンを示すフローチャート。

【図14】同実施例における論理アドレス方式の書き込みコマンド処理ルーチンを示すフローチャート。

【図15】同実施例における論理アドレス方式時の読み出しコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図16】同実施例における論理アドレス方式時の書き込みコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【図17】同実施例におけるレコード管理方式の読み出しコマンド処理ルーチンを示すフローチャート。

【図18】同実施例におけるレコード管理方式の書き込みコマンド処理ルーチンを示すフローチャート。

【図19】同実施例におけるレコード管理方式時の読み出しコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。




【図20】同実施例におけるレコード管理方式時の書き込みコマンド及び該コマンドに対するレスポンスデータのフォーマットを示す図。

【符号の説明】


13 EEPROM (記憶手段)

14 CPU (制御手段)


【図1】






【図3】




【図2】




【図4】



【図5】




【図7】




【図8】




【図10】





【図12】




【図9】




【図15】



【図16】




【図11】



【図19】

(1)



(口)



【図20】


(1)




(口)




【図13】



【図14】



【図17】



【図18】

